> Например, https://www.st.com/resource/en/programming_manual/pm0056-stm...
> - Memory Model, 2.2.5 Bit-Banding.
> Такой маппинг, bit[N] <-> u32[N]. Адресов больше чем памяти, они и отмаппили.
> Можно за 1 атомарную операцию конкретный бит потрогать. Это ARM для

а совокупность битов?

> Южный мост - частный случай. На том SoC с линем (да, я
> смогу сабж там погонять) и даже этом десктопе DRAM controller в
> проце. У SoC часто есть SRAM доступный "сразу", например, чтобы boot
> loader подымающий DRAM (это целое действо) туда читать. И система команд
> процов строится вокруг "адресации". У МК RAM и ROM сразу есть
> после power up. Они все - процы и у них есть
> адреса. Адрес сам по себе - число.

в смысле вокруг адресов? а инструкции процессор откуда должен считывать? откуда он знает, что вот первая инструкция, вот вторая и т.д.?

> А железо может такое эскалировать до
> исключения. Или забить. Случаи разные бывают. У 64 бит систем 2^64
> адресов никогда полностью не аллоцированы: не бывает столько памяти у систем.

ММУ это контроллирует.

> "Все" - достаточно абстрактно. Даже при раннем старте - а у вас
> есть 2^64 памяти? (в случае 64 бит системы). На 32-бит системе
> типа МК тоже не обязано быть все 4G раскиданых от и
> до.

есть или нету, выявиться на этапе инициализации памяти.

>> ну и регистры так же доступны, и ЦПУ (с регистрами и АЛУ)
>> до лампочки есть у него ММУ блок или нет. Зависит от архитектуры.
> У многих CPU регистры, внезапно, не имеют соответствующих им адресов в памяти
> и не адресуемы "как память".

Зависит от архитектуры ЦПУ и системы комманд (ISA).

> Для него эта операция не имеет логического смысла. Он будет потерян при
> крахе или ребуте.

так это интерфейс который должна реализовать любая ФС, иначе нет смысла вообще в рам реализовывать ФС, ибо это недо-ФС получается по определению. Будет ли иметь смысл допустим реализовывать всякое кеширование в ram-based ФС?